





# 1. 主存储器的基本组成





# 1. 主存储器的基本组成





# 1. 主存储器的基本组成

存储单元地址



00000000H  
00000001H  
00000002H  
00000003H  
00000004H  
00000005H  
.....  
1111 1110H  
1111 1111H

|           |
|-----------|
| 1000 1011 |
| 1010 1001 |
| 0000 1011 |
| 1011 1001 |
| 1010 0011 |
| 1100 0001 |
| ...       |
| 0011 0001 |
| 1111 1011 |




存储单元

32位地址的寻址范围：0~2<sup>32</sup>-1



# 1. 主存储器的基本组成




## 读操作

1. CPU将被访问单元的地址送到MAR中
2. 通过地址线将MAR中的主存地址送入主存中的地址寄存器
3. 地址进入地址译码器进行译码，选中相应存储单元，同时CPU将读写信号通过控制线送入主存的读写控制电路
4. 主存读出选中单元的内容送至数据线
5. 内容经过数据线送入MDR中



# 1. 主存储器的基本组成



## 写操作

1. CPU将被访问单元的地址送到MAR中，同时将要写的信息送到MDR中
2. 通过地址线将MAR中的主存地址送入主存中的地址寄存器
3. 地址进入地址译码器进行译码，选中相应存储单元，同时CPU将读写信号通过控制线送入主存的读写控制电路
4. 在读写控制电路的控制下，经过数据线将信息写入选中的单元



# 1. 主存储器的基本组成

MDR宽度=数据线宽度

MAR宽度=地址线宽度

机器字长=CPU进行一次整数运算所能处理的二进制数据的位数

存储字长=一个存储单元中存储字的长度

按字节编址=存储字长为8位=8位编一个地址

按字编址=存储字长为机器字长=机器字长编一个地址

一般情况下题目会设置数据线宽度=存储字长=MDR宽度，方便计算  
但实际情况是数据线宽度=MDR宽度 $\geq$ 存储字长



## 2. 半导体随机存储器

### 2.1 SRAM、DRAM的工作原理



#### 静态随机存取存储器SRAM

集成度低，是易失存储器

由六晶体管MOS组成，性质稳定不需要刷新  
不会因为读操作而使状态改变，故无须读后再生  
适合做高速小容量的半导体存储器，如cache



## 2. 半导体随机存储器

### 2.1 SRAM、DRAM的工作原理



## 动态随机存取存储器DRAM


集成度高


易失性存储器，读操作会破坏状态，读后必须刷新，不读也要定时刷新  
适合做慢速大容量的半导体存储器，如主存



## 2. 半导体随机存储器

### 2.2 存储芯片的组成






### 存储体（存储矩阵）

存储体是存储单元的集合



64 \* 64  
存储矩阵



共 $64 * 64 = 4096$ 个存储单元

**存储体（存储矩阵）**

存储体是存储单元的集合

## 2. 半导体随机存储器

### 2.2 存储芯片的组成



#### 存储体（存储矩阵）


存储体是存储单元的集合

共 $64 \times 64 = 4096$ 个存储单元

64 \* 64  
存储矩阵


共8个位平面

每个  或  提供1bit信息



## 2. 半导体随机存储器

### 2.2 存储芯片的组成



### 存储体（存储矩阵）

存储体是存储单元的集合  
共 $64 \times 64 = 4096$ 个存储单元


取数据时，给出地址(x,y)  
在每个存储矩阵中锁定同一个位置  
一共有8个位平面，每个给出1bit  
得到1B数据

共8个位平面  
每个  或  提供1bit信息



## 2. 半导体随机存储器

### 2.2 存储芯片的组成





## 2. 半导体随机存储器

### 2.3 DRAM芯片的关键技术

#### ②DRAM芯片的刷新



DRAM的基本存储单元是电容

但电容会漏电，如果长时间不管，可能造成数据丢失  
因此DRAM必须周期性地给充电，这个过程称为**刷新**



## 2. 半导体随机存储器

### 2.3 DRAM芯片的关键技术

#### ②DRAM芯片的刷新



DRAM的基本存储单元是电容  
但电容会漏电，如果长时间不管，可能造成数据丢失  
因此DRAM必须周期性地给充电，这个过程称为**刷新**

刷新采用**读后再生**的方式

- (1) 先把某一行的数据读出
- (2) 根据读出的内容，把这一行数据重新写回
- (3) 这样一行的电容就重新获得了正确电荷
- (4) 数据得到恢复



## 2. 半导体随机存储器

### 2.3 DRAM芯片的关键技术

#### ②DRAM芯片的刷新



刷新的单位是行

所以刷新只需要给出行地址和行选通信号 $\overline{RAS}$ ，不需要列地址

刷新不需要外部提供行地址信息，这是一个内部自动操作

刷新计数器可以自动生成行地址

**刷新操作：**选中一行，然后这一行中所有存储单元一起被读出并重写



一个刷新周期中，每一行至少刷新一次



## 2. 半导体随机存储器


### 2.3 DRAM芯片的关键技术

#### ②DRAM芯片的刷新



#### 集中刷新

一个刷新周期内，前一段时间用于正常读写，后一段时间停止读写，集中逐行进行刷新





## 2. 半导体随机存储器


### 2.3 DRAM芯片的关键技术

#### ②DRAM芯片的刷新



#### 集中刷新

一个刷新周期内，前一段时间用于正常读写，后一段时间停止读写，集中逐行进行刷新



**死时间：**

集中刷新期间，整个存储器都不能正常读写



## 2. 半导体随机存储器


### 2.3 DRAM芯片的关键技术

#### ②DRAM芯片的刷新



#### 分散刷新

把一个存储周期分成两段，一段用于正常读写，一段用于刷



分散刷新不存在集中的死时间，但每个存储周期都被拉长了，导致每次访问都变慢



## 2. 半导体随机存储器


### 2.3 DRAM芯片的关键技术

#### ②DRAM芯片的刷新



#### 异步刷新

把一个刷新周期平均分配给所有行，使得每一行在一个刷新周期内至少刷新一次，而且只刷新一次



异步刷新是目前最高效的刷新方式



## 2. 半导体随机存储器

### 2.3 DRAM芯片的关键技术

#### ③DRAM芯片的行、列设计



假定一个芯片的存储容量为 $2^n \times b$ 位，其存储阵列的行数为 $r$ ，列数为 $c$ ，则满足 $2^n = r \times c$

因为DRAM按行刷新，所以行数越少，刷新开销越低，因此应满足 $r \leq c$


因为DRAM采用地址引脚复用技术，引脚数量由行、列地址位数中的较大者决定  
因此因使 $r$ 和 $c$ 尽可能接近，避免浪费



## 2. 半导体随机存储器

### 2.3 DRAM芯片的关键技术

#### ④DRAM的行缓冲器



芯片内部通常设有一个**行缓冲器**（由SRAM实现）  
用于缓存被选中行中所有列的数据  
其容量 = 一行中所有存储单元的数据总量



## 2. 半导体随机存储器

### 2.4 SDRAM



传统DRAM和CPU之间一般采用**异步方式**交换数据  
即CPU发出地址和控制信号后，DRAM需要一段时间才能完成读写  
在这段时间里，CPU要不断检测DRAM的完成信号  
如果DRAM还没完成，CPU就只能插入等待状态，不能干别的

SDRAM采用**同步方式**，读写操作受到系统时钟CLK控制  
CPU发出地址和控制信号后，SDRAM会把这些信息锁存起来  
经过确定的几个时钟周期后，SDRAM按约定时间给出响应  
在这段等待时间内，CPU可以安全地做其他操作



## 2. 半导体随机存储器

### 2.4 SDRAM



SDRAM支持**突发传输**

即第一次访问时给出首地址，之后不需要每次都重新给地址，而是按照地址顺序连续读写多个数据



## 3. 非易失性存储器

### 3.1 只读存储器的特点

ROM结构简单，断电后数据不丢失，可靠性高

| 类别   | 掩模式只读存储器<br>MROM | 一次可编程只读存储器<br>PROM | 可编程可擦除只读存储器<br>EPROM | Flash存储器 | 固态硬盘SSD |
|------|------------------|--------------------|----------------------|----------|---------|
| 能否写入 | 制造商可写            | 允许用户写入             | 可写入                  | 可写入      | 可写入     |
| 能否擦除 | 一旦写入无法改变         | 一旦写入无法改变           | 可改写但次数有限             | 可擦除      | 可擦除     |



## 3. 非易失性存储器

### 3.2 Flash存储器



Flash存储器又名闪存，它是在EPROM基础上发展出来的一种非易失性存储器


Flash支持电擦除和在线重写

读取速度接近RAM，所以可以用于存储 BIOS、固件、系统文件等  
但写入速度较慢，因为Flash写入前通常要先擦除



## 3. 非易失性存储器

### 3.3 固态硬盘SSD




固态硬盘SSD是基于Flash存储器构建的存储设备  
由控制单元和存储单元组成

SSD继承了Flash非易失性、无机械部件、读取速度快的特性  
具有读/写速度快、功耗低、抗震性强等优势  
但写入寿命受限于Flash存储器的擦写次数

## 4.1 连续编址方式

## 4.1 连续编址方式





## 4. 多模块存储器

### 4.1 连续编址方式



| 体号 | 体内地址 |
|----|------|
|----|------|



主存地址



模块00



模块01

连续编址方式



模块10



模块11



## 4. 多模块存储器

### 4.1 连续编址方式

主存地址高位的体号字段用于指示  
该主存地址对应的存储单元在哪个模块



体号

体内地址



主存地址



模块00




模块01

连续编址方式



模块10




模块11



## 4. 多模块存储器


### 4.1 连续编址方式





## 4. 多模块存储器

### 4.1 连续编址方式




后面就是重复这样的访问次序：  
按顺序访问模块，把每个模块的所有存储单元访问完才会切换到下一个模块



## 4. 多模块存储器

### 4.1 连续编址方式




采用连续编址方式访问存储模块时，各模块不能并行访问，因此无法提高存储器的吞吐率



## 4. 多模块存储器

### 4.2 交叉编址方式





## 4. 多模块存储器

### 4.2 交叉编址方式

#### ① 轮流启动




体内地址

体号



主存地址



模块00



模块01

总线地址1010101000



模块10




模块11



## 4. 多模块存储器

### 4.2 交叉编址方式

#### ① 轮流启动






## 4. 多模块存储器

### 4.2 交叉编址方式

#### ① 轮流启动



如果每个存储模块一次读写的位数 = 数据线宽度  
则采用轮流启动方式  
按每隔 $1/m$ 个存储周期轮流启动各模块进行读写



## 4. 多模块存储器

### 4.2 交叉编址方式

#### ②同时启动




体内地址

体号



主存地址






## 4. 多模块存储器

### 4.2 交叉编址方式

#### ②同时启动



如果所有存储模块一次读写的位数 = 数据线宽度  
则采用同时启动方式



# 真题训练

\*此模块题目取自真题及与真题风格类似的模拟题

1. 某计算机主存按字节编址，由4个64M x 8位的DRAM芯片采用交叉编址方式构成，并与宽度为32位的存储器总线相连，主存每次最多读写32位数据。若double型变量x的主存地址为804001AH，则读取x需要的存储周期数是

- A. 1
- B. 2
- C. 3
- D. 4